Меню
Главная
Авторизация/Регистрация
 
Главная arrow Товароведение arrow Электроника

Распределители и мультиплексоры

Распределители

Распределительэто устройство, передающее импульс, поступивший на его вход х, на один из выходов в зависимости от управляющего сигнала, заданного двоичным кодом.

Распределитель выполняется на основе дешифратора (рис. 3.16). Управляющий сигнал УС в виде параллельного двоичного кода подается на входы дешифратора, выходы которого соединены со средними входами конъюнкторов, составляющих выходную часть схемы. На входах С и EN поддерживается логическая единица. На верхние входы конъюнкторов поступает входной импульс, который пройдет лишь через тот конъюнктор, на который от дешифратора подается разрешающий единичный сигнал. Пусть, например, единичный сигнал поддерживается на выходе О дешифратора. Тогда импульсы линии х будут передаваться через верхний конъюнктор на выход у1. Если управляющий код изменится, и единичный сигнал появится, например, на выходе 7 дешифратора, то входные импульсы х будут передаваться через нижний конъюнктор на выход 8 распределителя.

Распределитель на восемь выходов

Рис. 3.16. Распределитель на восемь выходов

Такой распределитель может быть выполнен синхронным. Для этого могут быть использованы либо входы С и EN дешифратора, либо третьи (на рис. 3.17 – нижние) входы конъюнкторов, на которые подаются сигналы синхронизации СИ.

Мультиплексоры

Мультиплексорэто устройство, подключающее единственный выходной канал к одному из входов в зависимости от управляющего сигнала, заданного двоичным кодом. Таким образом, мультиплексор решает задачу, обратную распределителю. Иными словами, мультиплексор позволяет производить прием сигналов с различных направлений.

Разрядность п управляющего сигнала определяет количество входов 2", с которых мультиплексор позволяет осуществлять прием информации.

На рис. 3.17, а приведена функциональная схема мультиплексора на четыре входа x0–x3, управляемая двухразрядным кодом i – адресом выбираемого входа.

Мультиплексор

Рис. 3.17. Мультиплексор:

а – функциональная схема; б – условное обозначение

Управляющий сигнал, распознаваемый дешифратором, формирует единичный сигнал на одном из его выходов, который, поступая на нижний вход одной из схем И, пропускает на выход у (через дизъюнктор ИЛИ) импульсы с той входной линии, которая подключена к верхнему входу данной схемы И. Мультиплексор может быть синхронизирован подачей на конъюнкторы синхроимпульсов, как показано пунктиром на рис. 3.17, а. Условное обозначение мультиплексора на восемь входов приведено на рис. 3.17, б.

Реализация логических функций на основе мультиплексоров

На основе мультиплексоров может быть реализована любая логическая функция, благодаря чему встроенные в микросхему мультиплексоры широко применяются в СБИС программируемой логики.

Покажем, как на основе мультиплексора можно реализовать логическую функцию "сумма по модулю 2", представленную таблицей истинности, приведенной в табл. 3.7.

Таблица 3.7

Номера набора

х1

х0

F

0

0

0

0

1

0

1

1

2

1

0

1

3

1

1

0

Так как мультиплексор может пропустить на выход сигнал с любого входа, адрес которого установлен на соответствующих адресных входах, подадим на входы 0–3 сигналы "0" и "1" в соответствии с F. Номер входа при этом будет соответствовать номеру набора (рис. 3.18). Теперь если на адресные входы мультиплексора а1а0 подавать аргументы функции х1х0, значения функции F будут формироваться на выходе мультиплексора в соответствии с таблицей истинности.

Реализация функции

Рис. 3.18. Реализация функции "сумма по модулю два"

Таким образом, чтобы мультиплексор выполнял логическую функцию, на его информационные входы необходимо подать логические "1" или "0" в соответствии с таблицей истинности, а на адресные входы – аргументы функции.

Рисунок 3.19 иллюстрирует возможность воспроизведения с помощью мультиплексора любой функции п аргументов. Действительно, каждому набору аргументов соответствует передача на выход одного из сигналов настройки. Если этот сигнал есть значение функции на данном наборе аргументов, то задача решена. Разным функциям будут соответствовать разные коды настройки. Информационные входы становятся входами настройки булевой функции, а адресные – входами аргументов.

Реализация любой логической функции п аргументов

Рис. 3.19. Реализация любой логической функции п аргументов

В примере с реализацией функции "сумма по модулю 2" используется мультиплексор с двумя адресными входами, число которых равно числу аргументов функции. Однако возможны ситуации, когда с помощью такого мультиплексора можно реализовать и более сложные функции.

Пусть, например, булева функция трех аргументов имеет вид:

Аргумент х1, входит в функцию только один раз (в конъюнкцию х1х2х3), в то время как х2 и х3 – два раза. Это значит, что если х2 и х3 равны единице, то значение функции F однозначно определяется значением x1. Это дает возможность перехода к сокращенной таблице истинности функции F, которая в этом случае называется остаточной (табл. 3.8).

Таблица 3.8

х3

х2

Fост

0

0

1

0

1

0

1

0

0

1

1

х1

Таким образом, на входы настройки F(0), F(l), F(2) мультиплексора, соответствующие наборам х3х2 = 00, 01 и 10, подаются логические "1" или "0" в соответствии с Fост. На вход F(3) подается аргумент х1. Схема включения мультиплексора, реализующего функцию F, изображена на рис. 3.20. Переменная x1 в этом случае переводится из аргументов на входы настройки.

Реализация функции трех аргументов на мультиплексоре с двумя адресными входами

Рис. 3.20. Реализация функции трех аргументов на мультиплексоре с двумя адресными входами

Если использовать дополнительные элементарные логические схемы, то на основе мультиплексора можно реализовать функции более чем трех аргументов. При этом два аргумента будут подаваться на адресные входы, а остальные два – на входы настройки после соответствующей логической обработки.

Пример 3.2. Пусть на основе мультиплексора с двумя адресными входами необходимо реализовать функцию

Решение. Данная функция равна единице, когда х2х1 = 11 или х4х3 = 01. Если на адресные входы подать аргументы x1 и х2, то на вход настройки F(3), соответствующий набору х2x1 = 11, в соответствии с таблицей истинности Focr необходимо подать единицу (табл. 3.9).

Таблица 3.9

х2

х1

Fост

0

0

0

1

1

0

1

1

1

Для всех остальных сочетаний x1 и х2 результат конъюнкции x1x2 равен нулю и функция F будет однозначно определяться конъюнкцией. Поэтому на остальные входы настройки нужно подать этот сигнал, сформированный с помощью логических схем.

Если же в качестве адресных взять аргументы х3 и х4, то единицу нужно будет подавать на вход настройки F( 1), соответствующий набору х4х3 = 01 (табл. 3.10). На все остальные входы настройки нужно будет подавать результат конъюнкции x1x2 (рис. 3.21).

Таблица 3.10

x4

x3

Fост

0

0

x1x2

0

1

1

1

0

x1x2

1

1

x1x2

Реализация заданной функции F

Рис. 3.21. Реализация заданной функции F

Однако для реализации конъюнкции х1х2 нужна всего одна схема И на два входа, в то время как для конъюнкции требуется еще один инвертор. Поэтому в качестве адресных выбираем аргументы х1 и х2.

Еще более сложные логические функции можно реализовать на основе нескольких мультиплексоров. Именно они являются основой для выполнения логических функций в СБИС программируемой логики. Наборы мультиплексоров и вспомогательных логических схем в таких СБИС объединяются в универсальные логические блоки.

 
Если Вы заметили ошибку в тексте выделите слово и нажмите Shift + Enter
< Предыдущая   СОДЕРЖАНИЕ   Следующая >
 
Популярные страницы