Триггер на логических элементах И-НЕ с инверсными входами.

Структурная схема Я5-триггера на логических элементах И-НЕ с инверсными входами аналогична схеме триггера на элементах ИЛИ- НЕ с прямыми входами, однако функции, выполняемые ею, другие (рис. 2.19). Логические элементы И-НЕ не переключаются, если на один из входов подан нулевой входной сигнал (0), т.е. на выходе элемента И- НЕ будет единичный сигнал (1). Переключение И-НЕ в нулевое состояние произойдет только тогда, когда на всех входах будут единицы.

Симметричный RS-триггер с инверсными входами на логических элементах И-НЕ

Рис. 2.19. Симметричный RS-триггер с инверсными входами на логических элементах И-НЕ: а — функциональная схема; б — У ГО при интегральном исполнении

В состояние Q= 1 триггер перейдет только тогда, когда на входе будет 5 = 0, a R = 1. Наоборот, в состояние Q = 0 триггер перейдет только тогда, когда на входе будет 5 = 1, a R = 0 (табл. 2.5). Таким образом, этот триггер, в отличие от рассмотренного ранее, запускается сигналами обратного значения (инвертированными сигналами).

Здесь, как и в предыдущем описании, выход Р является инверсным по отношению к выходу Q. Как видно по таблице соответствия триггера на И-НЕ, по сравнению с триггером на ИЛИ-НЕ, он управляется сигналами логического нуля 5=0 или R = 0. Комбинация 5 = 1 и R = 1 для него является нейтральной, сохраняющей постоянное значение. Она может использоваться в режиме хранения информации в элементах памяти вычислительных машин.

Комбинация 5 = 0 и R = 0 для этого триггера является неопределенной, и состояние после нее определяется тем входом, который позже выйдет из нулевого состояния.

Время надежного срабатывания триггера на И-НЕ равно удвоенному времени срабатывания отдельных логических элементов и, следовательно, при расчетах необходимо учитывать, что быстродействие его в два раза меньше, чем у отдельного логического элемента.

Существуют различные конструкции и схемные реализации триггеров в зависимости от их назначения и элементной базы, на которой они выполнены, а также класс последовательностных цифровых устройств, в которых триггеры являются элементами памяти.

 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ   ОРИГИНАЛ     След >