Элементная база оперативных и постоянных запоминающих устройств

Оперативное ЗУ, используемое для размещения выбираемых кодов программных команд и обрабатываемых данных, непосредственно взаимодействует с процессором и определяет скорость выполнения операций вычислительным устройством. Увеличение объема оперативной памяти расширяет функциональные возможности вычислителя, но сопровождается увеличением времени записи и выдачи данных, что снижает производительность системы. Для рациональной организации обработки данных в ЦВУ используют структуру оперативной памяти с ЗУ разной емкости и быстродействия:

  • • оперативную память большой емкости, функционирующую в темпе магистрали, предназначенную для хранения кодов команд и данных;
  • • сверхоперативную память небольшой емкости и высокого быстродействия для хранения промежуточных данных и адресной информации, работающую непосредственно с центральным процессорным элементом;
  • • быстродействующее ЗУ малой емкости для обмена с процессором часто используемыми данными.

Под управлением процессора из ОЗУ считываются код выполняемой команды и данные. Полученные в результате выполнения команды новые данные записываются в ОЗУ. Измененные данные могут быть размещены в тех же ячейках памяти, что и исходные, т.е. за цикл обращения к памяти происходит обновление содержимого ОЗУ. Такой режим работы обеспечивают ЗУ с произвольной выборкой (RAM), обладающие примерно одинаковыми интервалами времени записи и чтения данных.

Быстродействующее ОЗУ, называемое кэш-намятью (от англ. cache — что-либо припрятанное), позволяет повысить производительность вычислений за счет быстрого (на порядок быстрее, чем из ОЗУ) выбора повторяющихся команд и данных.

Параметры ОЗУ зависят от технологии изготовления и типа ЭП, а также применяемых усилителей записи-считывания и схемы управления. Типичная микросхема ОЗУ на кристалле состоит из накопителя, который содержит матрицу запоминающих элементов Эподключенных к адресным шинам; усилители записи-считывания W/R] адресный регистр (Рг А); дешифраторы выбора строк (DCX) и столбцов (DCy); управляющие устройства (УУ) (рис. 15.6).

При поступлении на микросхему внешнего разрешающего сигнала выбора кристалла (Chip Select) CS= 1 адрес заданной ячейки (или слова, включающего группу ячеек) поступает на вход регистра адреса, а оттуда подается на дешифраторы строк и столбцов. Последний в соответствии с сигналом W/R подключает к вертикальным шинам один из усилителей записи-чтения, осуществляя операции приема или выдачи сигнала.

Структура ОЗУ

Рис. 15.6. Структура ОЗУ

Схема выбора элемента (а) и временные диаграммы (б)

Рис. 15.7. Схема выбора элемента (а) и временные диаграммы (б)

Выбор запоминающего элемента Э,уИ обращение к нему для записи-считывания данных происходят но одной и той же структурной схеме (рис. 15.7, а).

Процесс записи данных U0 или IIх в ячейку Э,7 осуществляется при подаче единичных уровней напряжения на соответствующие шины дешифраторов Uxr = Ux и Uyj = Uxy что приводит к замыканию ключей Кх и Ку (рис. 15.7, б). Первые подключают выходы элемента Э,у к шинам данных Df и D), а вторые готовят их соединение с усилителями записи-чтения (соответственно УЗ и УЧ). Усилители выполнены по схеме с тремя состояниями, которыми управляет сигнал V.

Для записи в ЭП единичного сигнала IIх у поданного на вход DI, на вход разрешения записи W/R задают напряжение Uw = Uxy при поступлении которого логическая схема формирует сигнал V= Ux, переводящий в активное состояние усилитель записи (одновременно противоположным сигналом выходы усилителя воспроизведения переводятся в разомкнутое состояние). Запись происходит при подаче сигнала выбора кристалла Uqs = U1 длительностью т, смещенного на интервал t3 относительно времени начала адресного сигнала. Интервалы времени назначаются таким образом, чтобы исключить сбои в работе вследствие переходных процессов в тракте записи сигнала. Сигнал CS = 1 вызывает замыкание ключа КСУ приводящее к подключению выхода усилителя записи через шины данных к запоминающему элементу.

В режиме считывания данных порядок подачи управляющих сигналов такой же, но при установке на входе W/R нулевого уровня напряжения UV = U° логическая схема активизирует усилитель чтения, входы которого подключаются к шинам данных. Быстродействие ЗУ, т.е. длительность процессов записи и чтения данных, определяется суммарной задержкой сигналов во всех элементах тракта.

В соответствии с используемым ЭП можно выделить следующие виды микросхем ОЗУ: статические (SRAM), использующие бистабильные тригерные элементы хранения; динамические (DRAM) с запоминанием информации на основе заряда конденсатора.

Статические ОЗУ имеют накопитель с ЭП в виде модификаций потенциальных триггеров. При отключении электропитания записанная в ЭП информация утрачивается, т.е. статические ОЗУ являются энергозависимыми. Особенности и параметры различных типов микросхем статических ЗУ определяются в первую очередь технологическими и схемотехническими принципами построения триггеров. Преимущественное использование получили триггеры на МДП-транзисторах с п каналом (тг-МДП), имеющие низкое энергопотребление и занимающие малую площадь (рис. 15.8, а).

Типичный /7-МДП-элемент представляет собой статический RS-триггер на транзисторах 7, Т2. Точки входов-выходов через ключевые транзисторы Г3, Г4 подключены к шинам данных. В режиме хранения напряжение адресной шины Ux =U° ~ 0 и ключевые транзисторы Г3, Г4, находящиеся в закрытом состоянии, отключают входы (выходы) триггера от шины данных. В режимах записи и считывания на адресной шине присутствует высокое напряжение UX=UX и ключевые транзисторы открыты. При записи емкости Су С2 заряжаются до заданных на шинах данных напряжений, обеспечивая соответствующее состояние триггера. Аналогично при считывании потенциалы выходов триггера поступают на высокоомный вход усилителя, что обеспечивает чтение без разрушения информации.

В некоторых сериях микросхем вместо резисторов /?1? R2 используют нагрузочные МДП-транзисторы с каналом я-типа, что снижает энергопотребление в режиме хранения за счет использования пониженного до 2—3 В напряжения электропитания или источников импульсного напряжения.

Запоминающие элементы статического ОЗУ

Рис. 15.8. Запоминающие элементы статического ОЗУ:

а - и-МДП; б - КМДП

Наименьшее энергопотребление имеют статические ОЗУ, реализованные на КМДП-транзисторах (рис. 15.8, б). В режиме хранения в силу особенностей схемы на взаимодополняющих транзисторах Тп и Тр (закрытое состояние одного из транзисторов цепочки) потребляемая микросхемой от источника питания мощность снижается примерно на три порядка. Малое энергопотребление КМДП-триггеров используют для получения ОЗУ, сохраняющих записанную информацию при отключении электропитания. Для этого в блоке памяти к выводам питания через ключ подключают резервный источник напряжения (малогабаритный литиевый элемент). При выключении основного питания ключ замыкается и подключает к блоку буферный источник напряжения.

Микросхемы статического ОЗУ изготавливают, как правило, на не слишком большие емкости (до 1 Мбит) с временем доступа от 100 до 10 нс и менее. Запоминающие устройства меньшей емкости с высоким быстродействием применяют в устройствах кэшпамяти. Запоминающая ячейка накопителя статического ОЗУ на потенциальных триггерах не обеспечивает высокой степени интеграции и большой информационной емкости. Отказ от триггерных ячеек хранения данных (переход к динамическим способам) приводит к существенному увеличению плотности упаковки элементов, росту информационной емкости и снижению стоимости микросхем ЗУ.

Динамический элемент памяти можно представить как триггерный ЭП, из которого удалены нагрузочные резисторы Rh R2 вместе с источником электропитания V. Для хранения данных используются заряды конденсаторов С{ = С2 = С, имеющиеся в структуре сток-исток транзистора. При этом значениям зарядов q* = CUX и (f = CU° соответствуют высокое IIх и низкое f/° напряжения. Запись информации в ЭП можно осуществлять так же, как в триггерную ячейку. Процесс считывания заключается в фиксации усилителем чтения изменения зарядов емкостей при их подключении через открытые ключевые транзисторы к шинам данных. Изменение первоначального заряда емкости означает разрушение информации при воспроизведении. В режиме хранения при отключении емкостей от шин данных происходят их разряд через проводимости затвор-исток и выравнивание напряжений, т.е. постепенное стирание записанной информации.

Существует несколько вариантов построения емкостной запоминающей ячейки (ЗЯ), отличающихся числом транзисторных ключей и технологией изготовления. В большинстве случаев используют гг-МДП-транзисторы, обеспечивающее небольшие размеры ячейки, высокое быстродействие и малые токи утечки. Разрушение информации, хранимой в виде заряда конденсатора, требует проведения ее периодического восстановления (регенерации данных). Поскольку режим считывания также приводит к стиранию данных, то обязательной операцией при чтении является их восстановление во всех ЗЭ, подключенных к выбранной строке. Фактически режим регенерации входит в единый цикл считывания-восстановления.

Создание ИМС динамических ОЗУ большой емкости с высокой степенью интеграции привело к оптимизации схемы ЭП и уменьшению числа шин. Для минимизации площади разработан однотранзисторный ЭП, структура которого совмещает запоминающий конденсатор Сх, ключевой транзистор Ти выводы шин адреса X и данных D (рис. 15.9, а).

В приведенной структуре исток и сток транзистора образуют области /С, причем сток имеет контакт с металлической шиной данных D. Затвором служит слой поликремпия Si*, выполняющий функции шины X адреса строки. Одной обкладкой конденсатора Сх служит слой поликремния, образующий общую конденсаторную шину 0, а другой — область п истока.

При записи импульс выборки Ux =U поданный на адресную шину X, открывает ключевой транзистор и на конденсаторе создается напряжение, установленное на шине данных D (рис. 15.9, б). Одновременно в остальных элементах выбранной строки может выполняться регенерация.

В режиме хранения напряжение на адресной шине Ux =U° ~ О обеспечивает закрытое состояние транзистора, отключающего конденсатор от шины данных. В режиме считывания предварительно на шине данных, имеющей емкость Со, устанавливают опорное напряжение из условия U0 < Uо < U{. При поступлении па адресную шину X импульса выборки Ux = Г/1 емкости CD и Сх оказываются соединенными через сопротивление канала открытого транзистора. В результате на шине данных устанавливается напряжение Up= Up + AU при наличии записанной единицы или Up = Up - AU

Структура (а) и эквивалентная схема (б) однотранзисторного ЗЭ в противоположном случае. Сравнительно небольшое приращение напряжения AU ~ {U - U°)Cx/C фиксируется чувствительным усилителем чтения

Рис. 15.9. Структура (а) и эквивалентная схема (б) однотранзисторного ЗЭ в противоположном случае. Сравнительно небольшое приращение напряжения AU ~ {UD - U°)Cx/CD фиксируется чувствительным усилителем чтения.

Регенерация данных осуществляется одновременно для всей строки путем считывания данных из ячейки памяти и последующей их перезаписи. Типичное значение периода регенерации составляет единицы миллисекунд.

Информационная емкость ИМС динамических ОЗУ более чем на порядок превышает емкость статических. Вместе с тем для них требуется схема регенерации данных, а также усложняется система управления. Динамические элементы памяти потребляют энергию только при переходных режимах (записи, считывания, регенерации), поэтому динамические ОЗУ экономичнее статических, так как в основном характеризуются мощностью, потребляемой схемами управления.

Постоянные ЗУ, предназначенные для хранения данных, которые не изменяются в ходе выполнения программы вычислений, реализуют на энергонезависимых элементах. В процессе работы используется только процедура считывания данных, что позволяет существенно упростить структуру.

Микросхема ПЗУ содержит матрицу элементов памяти (накопитель), дешифратор, усилители-формирователи. Записанным данным соответствует обеспеченное ЭП наличие (значение 1) или отсутствие (значение 0) контакта на пересечении горизонтальных шин строки с вертикальными выходными шинами (рис. 15.10, а).

В качестве элементов памяти используют ключи на МДП-тран- зисторах (рис. 15.10, б). Эиергонезависимость ПЗУ получается за счет необратимого (или труднообратимого) изменения физичес-

Структура ПЗУ (я), элемент памяти

Рис. 15.10. Структура ПЗУ (я), элемент памяти (б), программируемая перемычка (в) ких параметров ЭП в процессе записи. По способу занесения данных (программирования) различают ПЗУ с однократной записью и ПЗУ со стиранием информации, в которых возможна перезапись данных.

Постоянные ЗУ с однократной записью (масочные ПЗУ, или ROM) поставляются пользователю в готовом виде. Они программируются изготовителем в производственных условиях с помощью заказного фотошаблона (маски). В соответствии с рисунком фотошаблона в рабочем слое кристалла создают окна, в которых формируют проводящие перемычки, соединяющие ЗЭ с шиной данных (рис. 15.10, в).

В поставляемой изготовителем микросхеме однократно программируемого пользователем ЗУ (ППЗУ), или Programmable ROM (PROM), первоначально все ЗЭ подключены к шинам, т.е. во всех ячейках записаны. Программирование заключается в пережигании по заданному адресу с помощью мощных импульсов тока плавких перемычек, изготовленных из нихрома или поликремния.

В РПЗУ применяют бистабильные МДП-транзисторы (рис. 15.11, а).

Характеристики используемых МДП-транзисторов обладают низким Uq„ и высоким Uqh уровнями порогового напряжения отпирания, которыми можно управлять электрически (рис. 15.11, б).

В режиме считывания при подаче на выбранную адресную шину X единичного напряжения, значение которого лежит между пороговыми уровнями (Но,, < Ux < Но,)), будут открыты только подключенные к шине транзисторы с низким пороговым уровнем. Через шину данных, с которой соединен открытый транзистор, на вход усилителя чтения поступит ток, который преобразуется в единичный уровень напряжения на выходе.

Принцип действия бистабильных транзисторов базируется на создании в подзатворном диэлектрике объемного заряда, изменяющего напряжение отпирания. Для этого в диэлектрике формируют поликремниевый затвор, называемый плавающим, т.е. не имеющим соединения с внешними электродами (рис. 15.11, в). Если

Характеристики бистабильного транзистора

Рис. 15.11. Характеристики бистабильного транзистора (а), схема элемента памяти (б), структуры транзисторов с плавающим затвором (в) и МНОП (г) заряд на плавающем затворе отсутствует, то транзистор имеет низкий уровень отпирания. При задании высоких напряжений на шинах данных (UY> 10 В) и адреса (Ux > Uy) в сильном электрическом поле электроны переходят в диэлектрик, движутся к плавающему затвору и заряжают его. Созданный отрицательный заряд повышает напряжение открывания. Ток инжекции через диэлектрик весьма мал, что приводит к существенному интервалу времени программирования (на четыре порядка превышающему время считывания). Поскольку плавающий затвор полностью окружен диэлектриком, заряд сохраняется длительное время (десятки лет).

Стирание информации (удаление заряда с плавающего затвора) производят с помощью ультрафиолетового излучения, которое придает электронам дополнительную энергию, достаточную для их стекания в область подложки. Наряду с ИМС ПЗУ, в которых используется ультрафиолетовое стирание, применяются устройства памяти с электрическим стиранием. Электроны с плавающего затвора переводят на управляющий затвор посредством подачи на него высокого напряжения.

В ПЗУ с электрическим стиранием используют также структуры с двухслойным диэлектриком под управляющим затвором. Под затвором формируют слой нитрида кремния Si3N4, отделенный от подложки тонкой пленкой диоксида кремния Si02 (рис. 15.11, г). Пороговое напряжение изменяют подачей на затвор импульсов положительного напряжения. Вследствие очень большого сопротивления слоя Si3N4 заряд электронов будет накапливаться на границе раздела диэлектриков и сохраняться длительное время. Изменение знака приложенных импульсов напряжения приводит структуру в состояние с низким пороговым уровнем.

ЭРПЗУ предоставляют возможность стирания и перепрограммирования любого выбранного бита информации в соответствии с адресом ЗУ непосредственно в электронном изделии, в котором они используются. Кроме того, на несколько порядков увеличивается допустимое число циклов перепрограммирования.

 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ   ОРИГИНАЛ     След >