Параллельный АЦП.

Принцип работы АЦП параллельного действия или АЦП считывания основан на одновременном сравнении входного сигнала с 2п - 1 эталонами, соответствующими п-разрядному двоичному коду, и кодировании результатов этого сравнения. Пример такого преобразователя (для п = 3) показан на рис. 11.69. В этом преобразователе 2п - 1 = 7 опорных напряжений формируются с помощью резистивного делителя. Каждое из опорных напряжений подается вместе с ивх на соответствующий компаратор DA1...DA7. Срабатывают лишь те компараторы, у которых ивх > Uon(V). При этом на выходах компараторов получится унитарный код. Например, если входное напряжение нвх находится в пределах от 2,5ДU до 3,5ДU (AD — шаг квантования), то компараторы с 1-го по 3-й устанавливаются в единичное состояние, а компараторы с 4-го по 7-й — в нулевое. Унитарный код с выходов компараторов подается на фиксирующие D-триггеры DD1...DD7 с тем, чтобы избежать появления ошибки неоднозначности считывания. С выходов D-триггеров DD1...DD7 унитарный код подается на приоритетный шифратор, преобразующий его в параллельный двоичный код.

На выходе приоритетного шифратора устанавливается двоичный код, десятичный эквивалент которого равен номеру старшего возбужденного входа.

Как следует из нижеприведенной табл. 11.27 состояний АЦП, при возрастании ивх компараторы устанавливаются в состояние лог.1 по очереди — снизу вверх. Аналогично, при убывании ивх компараторы устанавливаются в состояние лог.О в последовательности сверху вниз (рис. 11.69). Такая очередность не гарантируется при крутых фронтах входного напряжения, так как в этом случае преобладающим фактором становятся времена задержки компараторов, из-за различия в которых они могут переключаться в другом порядке.

Таблица 11.27

Таблица состояний параллельного АЦП

Входное

напряжение

Состояния

компараторов

Двоичное число

Десятичный

эквивалент

ивх

7

6

5

4

3

2

1

а2а1а0

D

0 ... 0,5

0

0

0

0

0

0

0

000

0

0,5 ... 1,5

0

0

0

0

0

0

1

001

1

1,5 ... 2,5

0

0

0

0

0

1

1

010

2

2,5 ... 3,5

0

0

0

0

1

1

1

011

3

3,5 ... 4,5

0

0

0

1

1

1

1

100

4

4,5 ... 5,5

0

0

1

1

1

1

1

101

5

5,5 ... 6,5

0

1

1

1

1

1

1

110

6

6,5 ... 7,0

1

1

1

1

1

1

1

111

7

Схема параллельного АЦП

Рис. 11.69. Схема параллельного АЦП

Это переходное состояние при определенных обстоятельствах может быть записано в триггерах, а именно тогда, когда фронт импульса, запускающего триггеры, и фронт сигнала совпадают. Приоритетное кодирование, однако, позволяет уменьшить вредное влияние этого фактора благодаря тому, что значения младших разрядов не принимаются во внимание.

Время выборки должно быть меньше времени задержки компаратора, а ее начало определяется фронтом запускающего импульса. Различие во временах задержки обусловливает временную неопределенность (апертуру) результата при оцифровке быстро меняющихся сигналов. Чтобы снизить ее величину, целесообразно применить компараторы с возможно меньшим временем задержки.

Кроме того, для минимизации апертурной погрешности необходимо, чтобы за время защелкивания унитарного кода компараторов в D-триггерах входной сигнал пвх(0 изменился не более чем на значение шага квантования AU.

Благодаря параллельной работе каскадов описанный способ аналого- цифрового преобразования самый быстрый. При использовании ИМС логики ЭСЛ можно обрабатывать сигналы с частотой до 50 МГц. Параллельные АЦП нашли широкое распространение из-за того, что они в принципе обладают самым высоким быстродействием из всех видов АЦП. Оно определяется быстродействием компараторов и задержками в кодирующем устройстве. При каждом преобразовании последовательно выполняются три операции: срабатывание схем сравнения, срабатывание триггеров и преобразование унитарного кода в параллельный двоичный код. Существенным недостатком параллельных АЦП является необходимость в большом количестве компараторов. Так, для 8-раз- рядного АЦП требуется 255 компараторов. Это затрудняет реализацию многоразрядных (свыше 6—8) АЦП в интегральном исполнении.

Кроме того, точность преобразования ограничивается точностью и стабильностью компараторов и резистивного делителя. На основе этого способа строят наиболее быстродействующие АЦП с временем преобразования в пределах десятков и даже единиц наносекунд, но ограниченной разрядности (не более шести разрядов). На основе данного метода преобразования серийно выпускается БИС шестиразрядного АЦП К1107ПВ1 с временем преобразования не более 100 нс.

Кроме того, параллельные АЦП используются в качестве узла (каскада) последовательно-параллельного АЦП.

Аналого-цифровой преобразователь находят широкое применение в различных областях современной науки и техники. Они являются неотъемлемой составной частью цифровых измерительных и регистрирующих приборов, систем преобразования и отображения информации, радиолокационных систем, аудио- и видеоаппаратуры, систем цифрового телевидения, а также важными компонентами различных автоматических систем контроля и управления, устройств ввода-вывода информации ЭВМ и др.

 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ   ОРИГИНАЛ     След >