Элементы памяти ЭВМ

Триггеры

Рассмотренные выше цифровые устройства — вентильные схемы, сумматоры, АЛУ — относятся к классу так называемых комбинационных логических схем. Их ключевой особенностью является то, что состояние двоичных сигналов на выходах таких схем в конкретный момент времени полностью определяется состоянием сигналов на их входах в этот же момент времени. Такие схемы еще называют схемами без памяти, так как состояние их выходных сигналов не зависит от состояния их входных сигналов в предыдущие моменты времени.

К другому классу цифровых устройств относятся схемы, у которых значение сигналов на выходах определяется не только значениями входных сигналов в тот же момент времени, но и зависит от состояния входных сигналов в предыдущие моменты времени. Такие устройства называют схемами с памятью.

Оказывается, что элементарные базовые вентильные логические элементы И, ИЛИ и НЕ позволяют также реализовывать устройства, обладающие свойством запоминания состояний двоичных переменных.

Устройство, запоминающее состояние одной двоичной переменной, называется триггером. На рис. 5.1 представлены возможная схема и условное обозначение так называемого D-триггера.

На рис. 5.2 представлены временные диаграммы сигналов на входах и выходе триггера. Здесь, как обычно, 0 соответствует состоянию F («ложь»), а 1 — состоянию Т («истина»).

При внимательном рассмотрении этих временных диаграмм можно заметить следующее:

1) при переходе сигнала на входе С от 0 к 1 значение сигнала на выходе Q становится равным значению сигнала на входе D;

2) когда значение сигнала на входе С равно нулю, значение сигнала на выходе Q не зависит от того, как изменяется значение сигнала на входе D, сохраняя значение, которое установилось в момент перехода сигнала С в состояние 1.

D-триггер

Рис. 5.1. D-триггер:

а — принципиальная схема; б — условное обозначение

Временные диаграммы работы D-триггера

Рис. 5.2. Временные диаграммы работы D-триггера

Другими словами, работу этой схемы можно интерпретировать таким образом: на ее выходе Q запоминается состояние двоичной переменной, находящейся на входе D в тот момент времени, в который сигнал на входе С переходит в состояние 1. Таким образом, такой триггер позволяет запоминать состояние одной двоичной переменной.

Несколько триггеров могут объединяться в так называемые запоминающие регистры, в которых уже можно запоминать не один двоичный разряд, а значение разрядов двоичного числа, количество разрядов которого совпадает с количеством триггеров в запоминающем регистре (рис. 5.3).

На восемь входов DO — D7 такого регистра подаются соответствующие разряды запоминаемого восьмиразрядного двоичного кода, а с его выходов Q0 — Q7 считываются значения запомненного двоичного кода. Запоминание состояния входных сигналов (их запись) производится подачей сигнала на вход С, а чтение записанного ранее двоичного кода числа производится подачей сигнала V.

Восьмиразрядный запоминающий регистр

Рис. 5.3. Восьмиразрядный запоминающий регистр

Из таких запоминающих регистров можно уже построить запоминающее устройство с произвольной выборкой, необходимость которого для реализации ЭВМ декларируется фонней- мановскими принципами.

 
Посмотреть оригинал
< Пред   СОДЕРЖАНИЕ   ОРИГИНАЛ     След >