Структурно-функциональная организация памяти

Общие сведения

Под структурно-функциональной организацией памяти будем понимать совокупность компонентов и связей между ними, обеспечивающих выполнение требуемых функций. С точки зрения доступа к данным можно выделить две разновидности памяти: • память с параллельным доступом. Это основная память, хранящая огромные массивы данных, обращение к которым осуществляется посредством адресации. При обращении к памяти блок данных записывается и считывается целиком. Такие полупроводниковые запоминающие устройства (ЗУ) имеют много общего. Каждое из них содержит накопитель с элементами (или ячейками) памяти, дешифраторы, узлы ввода-вывода и др.;

  • память с последовательным доступом, в которой данные располагаются в последовательном порядке, образуя очередь. Процесс считывания может быть реализован двумя способами:
  • продвижением данных к выходу в порядке очереди, как в сдвигающих регистрах;
  • продвижением адреса обращения к ячейкам памяти вдоль очереди данных при фиксированном их расположении.

Память с параллельным доступом

Принцип однокоординатной адресации. Для более доступного понимания рассмотрим этот способ адресации на примере структурно-функциональной организации постоянного ЗУ, использующего в качестве элементов памяти полупроводниковые диоды. На рис. 7.2 изображена схема ПЗУ с организацией 4×8, обеспечивающего хранение четырех байтов данных.

Структурно-функциональная организация ПЗУ с однокоординатной адресацией

Рис. 7.2. Структурно-функциональная организация ПЗУ с однокоординатной адресацией

Состав ПЗУ. Постоянное запоминающее устройство содержит:

  • • матрицу 4×8 (или накопитель), в которой функции элементов памяти выполняют элементы односторонней связи между строками и столбцами или отсутствие таковой. Строки матрицы служат для адресации и позволяют произвести выборку требуемого слова. Столбцы играют роль линий считывания, называемых разрядными линиями данных. Элементами связи могут быть как диоды в рассматриваемом случае, так и другие полупроводниковые приборы. Включенный между i-й строкой и j-м столбцом (– номера строк,– номера столбцов или разрядов хранимого слова) полупроводниковый диод позволяет при определенных условиях создать одностороннюю электрическую связь между ними. При отсутствии диода между i-й строкой и j-м столбцом таковой связи никогда нет. Наличие связи кодируется логической единицей, отсутствие связи – логическим нулем (или наоборот);
  • дешифраторадресного кода, предназначенный для активизации данной микросхемы с помощью сигнала (Chip Select – выбор кристалла, или микросхемы), где # – знак инверсии, и выбора одной из адресных шин (строк).

Для этой же цели используются сигналы с другими названиями, например "чтение памяти";

• резисторы, предназначенные для фиксации логических уровней. Их функции могут выполнять входные сопротивления усилителей считывания, подключенных к столбцам матрицы. Принцип работы ПЗУ. Напомним, что основными режимами работы ПЗУ являются режим хранения и режим считывания.

Если сигнал выбора микросхемы GS# = 1, то на всех выходах дешифратора формируются нулевые сигналы, через резисторытоки не протекают и нулевые сигналы устанавливаются на всех выходах ПЗУ. Такое состояние ПЗУ можно условно назвать режимом хранения.

Режим считывания активизируется путем подачи на входы дешифратора DC адресного кода, например, и сигнала При этом на выходе 1 дешифратора формируется высокий уровень напряжения (логическая единица). Через все диоды, подключенные к строке, начнет протекать ток, создавая падение напряжения на резисторах(рис. 7.2). Из-за отсутствия связей между строкойи столбцами у = 4,3,0 токи через резисторыне протекают и падение напряжения на этих резисторах равно нулю. В результате на выходе запоминающего устройства формируется 8-разрядное слово.

Еще раз подчеркнем необходимость использования элементов с односторонней проводимостью для организации связи между i-й строкой и j-м столбцом, благодаря которым под напряжением находится только активная строка. Если вместо полупроводниковых диодов включить обычные перемычки с двухсторонней проводимостью, то под напряжением могут оказаться все строки и запоминающее устройство не будет выполнять своих функций.

Недостаток однокоординатной адресации состоит в том, что с увеличением емкости памяти, или числа хранимых слов, растет число выходов дешифратора, что приводит к усложнению его схемы.

Рассмотрим два пути у странения этого недостатка: использование двухкоординатной адресации и каскадирование запоминающих устройств.

Принцип двухкоординатной адресации. Рассмотрим его особенности на примере структуры ЗУ, приведенной на рис. 7.3.

Состав ЗУ. Запоминающее устройство содержит:

  • накопитель из 16 элементов памяти (ЭП), выполненный в виде матрицы размером . Элементы памяти подключены к узлам матрицы (к столбцам и строкам);
  • • два дешифратора. Дешифратор Y с помощью старших разрядовадресного кода активизирует один из 4 столбцов 0, 1,2, 3 матрицы, а дешифратор X, используя младшие разряды выбирает одну из ее строк 0, 1,2, 3.

Принцип работы ПЗУ. Допустим, что на входы ЗУ поданы сигнали адресный код. В этом случае будет реализован доступ к ЭП, выделенному на рис. 7.3 темной заливкой, так как активизируются 2-й столбец и 1-я строка матрицы.

Известны два основных способа увеличения емкости памяти ЗУ: способ наращиваемой разрядности хранимого слова и способ наращиваемого числа хранимых слов.

Проиллюстрируем их на примерах оперативных ЗУ.

Структурно-функциональная организация ЗУ с наращиваемой разрядностью хранимого слова.

При этом способе каскадирования ЗУ необходимо:

  • соединить друг с другом адресные входы, входы выбора микросхемы и входы записи/считывания всех К каскадируемых ЗУ;
  • объединить все выходы ЗУ в шину данных с числом линий (разрядов), равным, где N – число разрядов в слове каскадируемого ЗУ.

В качестве примера на рис. 7.4 изображена схема 16-разрядного ОЗУ, полученная путем каскадирования четырех устройств с одноко-

Структура ЗУ с двухкоординатной выборкой слов

Рис. 7.3. Структура ЗУ с двухкоординатной выборкой слов

ординатной адресацией, имеющих два адресных входа, вход выборки микросхемы (кристалла) и вход записи/чтения. Построенное ЗУ имеет организацию памяти 4×16.

Организация ОЗУ с наращиваемой разрядностью хранимого слова

Рис. 7.4. Организация ОЗУ с наращиваемой разрядностью хранимого слова

Структурно-функциональная организация ЗУ с наращиваемым числом хранимых слов. Для реализации этого способа каскадирования ЗУ необходимо располагать, по крайней мере, одним дешифратором. Кроме того, ЗУ должны иметь не менее одного входа выборки микросхемы.

Принцип наращивания числа хранимых слов иллюстрируется на примере схемы, изображенной на рис. 7.5. В ее состав входят:

  • дешифратор DC;
  • четыре оперативных запоминающих устройства.

Одноименные адресные входыи входы записи/считывания всех ЗУ соединены друг с другом. Входы выборки микросхемызапоминающих устройствсоединены соответственно с выходами дешифратора

Организация ОЗУ с наращиваемым числом хранимых слов при использовании одного дешифратора

Рис. 7.5. Организация ОЗУ с наращиваемым числом хранимых слов при использовании одного дешифратора

Старшие разряды А3, А2 адресного кода активизируют один из выходов дешифратора, устанавливая на нем уровень логического 0. Если, например, активным является выход 2, то на вход RAM-2 поступает сигнал C5# = 0 и в зависимости от значения сигнала W#/R происходит запись или считывание данных в ячейку памяти RAM-2, определяемую младшими разрядами А1, Aq адресного кода. Так как на входы других ЗУ поступает сигнал CS# =1, они находятся в нерабочем состоянии.

 
< Пред   СОДЕРЖАНИЕ     След >