Меню
Главная
Авторизация/Регистрация
 
Главная arrow Информатика arrow Архитектура ЭВМ и систем

Многоуровневые ячейки памяти

Рассмотренная выше стандартная ячейка флэш-памяти имеет двухуровневую логическую организацию (рис. 8.10,я), при которой:

  • • ячейке, находящейся в состоянии логической единицы, соответствует заряд (количество электронов) плавающего затвора с низким уровнем 1;
  • • ячейке, находящейся в состоянии логического нуля, соответствует более высокий уровень заряда (уровень 0).

Двухуровневая (а) и четырехуровневая (б) ячейки

Рис. 8.10. Двухуровневая (а) и четырехуровневая (б) ячейки

Многоуровневая ячейка (Multi Level Cell – MLC) способна различать более двух уровней заряда, который вводится в плавающий затвор в процессе программирования, и поэтому имеет большее число состояний. Каждое состояние кодируется соответствующей комбинацией бит. Объем памяти ячейки определяется разрядностью кода. В приведенной на рис. 8.10,6 ячейке используется 4 уровня заряда, которым соответствуют 4 состояния, описываемые 2-разрядным кодом 00, 01, 10, 11. Поэтому объем памяти ячейки составляет 2 бита. В режиме считывания данных измеряется напряжение, соответствующее среднему уровню заряда конкретной ячейки, и по его значению выявляется ее состояние. Таким образом, при считывании можно определить записанную в память последовательность бит.

Основными достоинствами MLC-микросхем являются:

  • • более низкое соотношение стоимость/объем памяти (Мбайт);
  • • при равных размерах микросхем и одинаковом техпроцессе стандартной и MLC-памяти последняя способна хранить больший

объем информации. Поэтому на основе MLC создаются микросхемы большего, чем на основе однобитных ячеек, объема памяти.

К недостаткам MLC-памяти следует отнести:

  • • повышенное количество ошибок, устранение которых требует дополнительных средств;
  • • дополнительные затраты на специфические схемы чтения/записи многоуровневых ячеек;
  • • сравнительно низкие скоростные характеристики памяти.

В области MLC-памяти особых успехов добилась корпорация Intel со своей разработкой StrataFlash и AMD с MirrorBit.

Структурная организация флэш-памяти. Рассмотрим наиболее распространенные в настоящее время типовые структуры микросхем флэш-памяти.

Структура NOR (NOT OR – ИЛ И–НЕ). Такая структура образуется при подключении управляющего затвора каждой ячейки- транзистора к линиям слов (Word Line), стока к линиям битов (Bit Line), а истока к общей точке (рис. 8.11 ,я). Для нее характерно параллельное подключение всех ячеек к линии бит. При подаче положительного напряжения на управляющий затвор хотя бы одного из транзисторов, подсоединенных к линии битов, она переходит в состояние О, что соответствует выполнению логической операции ИЛИ–НЕ. Выбор ячеек в режиме чтения осуществляется с помощью линии слов.

Структуры типа NOR (а) и типа NAND (б)

Рис. 8.11. Структуры типа NOR (а) и типа NAND (б)

Основные особенности памяти со структурой NOR:

  • • имеет параллельный интерфейс;
  • • осуществляет быстрый произвольный доступ, возможность побайтной записи;
  • • производит относительно медленную запись и стирание;
  • • имеет наибольший размер ячейки, а потому плохо масштабируется;
  • • работает на двух разных напряжениях;
  • • используется для хранения кода программ (PC BIOS, сотовые телефоны), служит идеальной заменой EEPROM;
  • • программируется по способу инжекции "горячих" электронов;
  • • для стирания используется способ туннелирования.

Основными производителями микросхем NOR-памяти являются AMD, Intel, Sharp, Micron, Ti, Toshiba, Fujitsu, Mitsubishi, SGS-Thomson, STMicroelectronics, SST, Samsung, Winbond, Macronix, NEC, UMC.

Структура NAND (NOT AND – И–HE). В микросхемах с такой структурой вместо отдельных ячеек к линиям подключаются составленные из них последовательные цепочки. Как показано на рис. 8.11,б, цепочки с помощью двух транзисторов подключаются к линии бит и общей точке. Каждая последовательная цепочка выполняет логическую операцию И–НЕ, при которой битовая линия переходит в состояние 0, если все транзисторы, подключенные к ней, проводят ток. Цепочки образуют группы (по 16 ячеек), которые объединяются в страницы, а страницы – в блоки. При такой структуре массива памяти обращение к отдельным ячейкам невозможно. Программирование выполняется одновременно только в пределах одной страницы, а при стирании обращение происходит к блокам или к группам блоков.

Основные особенности памяти со структурой NAN D:

  • • последовательный интерфейс;
  • • быстрая запись и стирание;
  • • небольшой размер блока. Более компактная упаковка достигается благодаря гирляндному принципу подсоединения ячеек;
  • • относительно медленный произвольный доступ, невозможность побайтной записи;
  • • для программирования и стирания используется способ туннелирования. Поскольку туннелирование осуществляется через всю площадь канала ячейки, плотность заряда на единицу площади для NAND-памяти ниже, чем для других типов, поэтому она имеет большее число циклов программирования/стирания. Использование туннелирования как для программирования, так и для стирания значительно уменьшает энергопотребление микросхемы. Основными производителями микросхем NAN D-памяти считаются Toshiba, AMD/Fujitsu, Samsung, National.

Отметим, что помимо рассмотренных структур применяются комбинированные структуры, например AND, DiNOR и др.

 
< Предыдущая   СОДЕРЖАНИЕ   Следующая >
 

Популярные страницы