Запоминающие устройства

Общие сведения

Отдельные устройства комплекса технических средств, реализующих функцию памяти, называют запоминающими устройствами (ЗУ). В вычислительных системах используется широкий набор ЗУ, который разделяется на отдельные классы, группы, типы по ряду отличительных признаков. Приведем краткие сведения об основной памяти компьютера, которая служит для записи, хранения и выдачи цифровой информации в процессе ее обработки вычислительной системой.

По функциональному назначению ЗУ разделяют на две группы (см. параграф 1.5): оперативные и постоянные ЗУ.

По способу хранения информации выделяют две разновидности ОЗУ:

  • статические ОЗУ, в которых состояние элементов памяти при хранении информации остается неизменным. Статические ОЗУ строятся на транзисторах;
  • динамические ОЗУ, в которых состояние элементов памяти (обычно полупроводниковых емкостей) не остается неизменным и требует периодического проведения процесса регенерации (восстановления) исходных уровней сигналов.

По способу занесения информации в ПЗУ различают:

  • масочные ПЗУ, в которых перемычки в накопителе формируются в заводских условиях на заключительной стадии изготовления микросхем памяти;
  • программируемые ПЗУ, в которых пользователь имеет возможность с помощью специального устройства (программатора) один раз осуществить пережигание плавких перемычек, исходя из собственной программы или кода;
  • репрограммируемые ПЗУ, допускающие многократное (сотни и тысячи циклов) перепрограммирование.

Одной из основных характеристик ЗУ является емкость памяти – наибольший объем данных, который одновременно может храниться в ЗУ. Для ее количественной оценки используют бит, байт (8 бит), машинное слово (16 или 32 бита). Быстродействие может характеризоваться временем цикла записи или считывания (выборки) информации и временем обращения к памяти, включающим в себя оба цикла. Для оценки энергопотребления обычно используется удельная потребляемая мощность (из расчета на 1 бит). Могут приводиться два значения удельной мощности: для хранения и обращения.

Рассмотрим на простейших примерах особенности построения и работы статических ОЗУ и ПЗУ.

Статические ОЗУ. Схема ОЗУ приведена на рис. 5.8. В состав ОЗУ входят:

• дешифраторы строк (DCX) и столбцов (DCY), обеспечивающие выбор требуемого элемента памяти (ЭП). На их входы поступает М-разрядный адресный код А, причем на входы DCX – Мх младших разрядов кода, на входы DCYМу старших разрядов. Число выходов дешифратора строк I = 2Мх, дешифратора столбцов –J = 2Му. Для рассматриваемого ОЗУ Мх = Му = 2 (М = 4), I=J= 4;

Структура статического ОЗУ

Рис. 5.8. Структура статического ОЗУ

  • • накопитель, представимый в виде матрицы из элементов памяти(где i – номер строки; a j – номер столбца,), расположенных вдоль строк i и столбцов j. Столбец представляет собой две разрядные шиныи. ЭП является бистабильная ячейка (триггер), выполненная на двух инверторах (см. параграф 3.7). Транзисторные ключипредназначены для подключения триггера к шинам. Общее число ЭП определяет информационную емкость ОЗУ, которая равна, где– число строк,– число столбцов, N = 16;
  • • блок ключей выборки столбцов на транзисторных ключахотпирающихся по выходному сигналу дешифратора DCY;
  • • устройство ввода-вывода, содержащее усилители записи и считывания, инвертор, предназначенный для получения прямого и инверсного сигналов при записи, подаваемых на шины и два транзисторных ключа K0, K1 – для подсоединения устройства ввода-вывода к разрядным шинам накопителя;
  • • узел управления, состоящий из логических элементов. Статическое ОЗУ имеет адресные входы информационные вход DI и выходы(прямой и инверсный), вход выбора микросхемы (кристалла), вход разрешения записи(или записи/чтения) и выводы для подачи питающего напряжения.

Режимы работы СОЗУ устанавливаются путем подачи сигналов согласно табл. 5.2.

Таблица 5.2

Входы

Выход

Режимы

А

DI

DO

1

ф

Ф

Ф

Z

Хранение

0

1

А

1

Z

Запись 1

0

1

А

0

Z

Запись 0

0

0

А

Ф

D

Считывание

В режиме храненияключииразомкнуты и устройство ввода-вывода отключено от остальной части ОЗУ.

При поступлении ключи КО и Kl замыкаются. После подачи адресного кода на выходах дешифраторов появляются сигналы У, = 1 и Х2 = 1 (на остальных выходах сигналы равны нулю, этот случай изображен на рис. 5.8). СигналомХ2= открываются транзисторные ключи K02 j, K2 j и триггеры всех ЭП2; строки 2 (т.е. для всех столбцов у = 0, 1, 2, 3) подключаются к разрядным шинам ШРСГ, LUPL. Однако сигнал У, = 1 устанавливает в замкнутое состояние лишь два транзисторных ключа КО, и К1, блока ключей выборки столбцов. Поэтому к устройству ввода-вывода оказывается подключенным только триггер ЭП2 ,, расположенный на пересечении строки 2 и столбца 1 (ШРО,, ШР1,).

При записи информации (W/R = 0) входные усилители открыты сигналом VW = 1, с их выходов на разрядные шины ШР1,, ШРО, поступает прямое и инверсное значение входных данных DI. Если DI = 0, то сигналы на разрядных шинах ШРО, = 0, ШР1, = 1 и в триггер элемента памяти ЭП2, записывается 0. При подаче DI= 1 (ШРО, = 1, ШР1, = 0) в триггер запишется 1.

При считывании информации (W/R = 1) выходные усилители открыты сигналом VR = 1. Если триггер ЭП2, хранил 0, то на разрядных шинах ШРО, = 0, ШР1, = 1 и́ с выходов усилителей снимаются сигналы DO = 0, DO = 1. Если же триггер хранил 1, то сигналы на указанных выходах имеют противоположные значения.

Постоянные запоминающие устройства работают только в режимах хранения и считывания. Накопители ПЗУ также имеют матричную структуру. Функции ЭП выполняют полупроводниковые диоды или транзисторы (с плавкими перемычками), включенные между шинами строк и столбцов матрицы. Наличие перемычки соответствует, например, логической единице, а ее отсутствие – нулю. Это обеспечивает энергонезависимость ПЗУ, т.е. сохранение информации при отключении питающих напряжений. Микросхемы ПЗУ имеют словарную организацию, при которой информация считывается в форме многоразрядного кода (слова). Совокупность элементов памяти в матрице накопителя, хранящих слово, называют ячейкой памяти. Каждая такая ячейка памяти имеет свой адрес. Число ЭП в ячейке определяет ее разрядность N. Если число адресных входов М, то число ячеек равно 2М, а информационная емкость микросхемы – 2М × N бит. Таким образом, общим свойством ПЗУ являются их многоразрядная (словарная) организация, режим считывания как основной режим работы и энергонезависимость.

Проиллюстрируем свойство энергонезависимости и принцип работы ПЗУ с помощью рис. 5.9, на котором изображен простейший вариант схемы ПЗУ, в которой используются полупроводниковые диоды. Постоянное запоминающее устройство содержит:

  • • дешифратор DC с двумя адресными A1, А0 входами и четырьмя выходами, образующими адресные шины ША00 – UIA11;
  • • пять разрядных шин ШР4 – ШР0;
  • • последовательные цепи, составленные из полупроводниковых диодов и плавких перемычек (в виде кружочков) и подключенные между адресными и разрядными шинами;
  • • пять электролампочек, используемых для индикации состояния ПЗУ.

При программировании часть плавких перемычек пережигается путем пропускания повышенного тока через диоды. В результате программирования в ПЗУ записывается четыре 5-разрядных слова, причем сохраненной перемычке соответствует уровень логической единицы, а пережженной – уровень логического нуля. При подаче на вход дешифратора адресного кода A1A0 = 01 только на адресной шине ША01 появляется положительное напряжение, т.е. ША01 = 1. В тех цепях, где перемычки сохранены, лампочки загорятся

Схема ПЗУ с использованием полупроводниковых диодов

Рис. 5.9. Схема ПЗУ с использованием полупроводниковых диодов

и зафиксируют уровень логической единицы. В цепях с несохраненными перемычками лампочки гореть не будут, что соответствует фиксации уровня логического нуля. Как следует из рис. 5.9, для рассматриваемого случая из ПЗУ считывается 5-разрядный код 01100. Таким образом, занесенная в ПЗУ информация (данные) не зависит от питающих напряжений, а определяется состоянием плавких перемычек.

Дешифратор (DeCoder – DC) – это комбинационное устройство с M входами и N выходами (М × N), преобразующее М-разрядный двоичный код в N-разрядный унитарный код с единственной единицей или единственным нулем. Максимальное число выходов N = 2м соответствует всем возможным наборам сигналов на входе дешифратора. Построим схему дешифратора DC, используемого в приведенных выше запоминающих устройствах с числом входов M= 2, описание которого задано таблицей истинности (табл. 5.3). Пользуясь таблицей, запишем структурные формулы в СДНФ:

Таблица 5.3

k

Входы

Выходы

0

0

0

0

0

0

1

1

0

1

0

0

1

0

2

1

0

0

1

0

0

3

1

1

1

0

0

0

Дешифратор 2×4

Рис. 5.10. Дешифратор 2×4

Построенная по структурным формулам логическая схема дешифратора 2×4 изображена на рис. 5.10.

Флеш-память. Флеш-память можно рассматривать как логическое развитие постоянной памяти, т.е. памяти, основным режимом работы которой является считывание. Ее появление обусловлено стремлением разработчиков создать энергонезависимую память со свойствами ОЗУ. Флеш-память как память с электрическим стиранием (EPROM, EEPROM), относится к классу энергонезависимой перезаписываемой памяти (Non-Volatile Read-Write Memory – NVRWM), однако отличается от нее:

  • • более высокой скоростью записи, поскольку флеш-память имеет блочную структуру и позволяет стирать отдельные блоки. При изменении хотя бы одного байта в буфер считывается весь блок, в котором содержится подлежащий изменению байт, стирается содержимое блока, изменяется значение байта в буфере, после чего производится запись измененного в буфере блока. Такая технология снижает скорость записи небольших объемов данных в произвольные области памяти, однако значительно увеличивает быстродействие при последовательной записи данных большими порциями;
  • • более низкой себестоимостью производства, обусловленной простой организацией памяти.

Благодаря низкому энергопотреблению, компактности, долговечности и относительно высокому быстродействию флеш-память в настоящее время находит широкое применение в самых разных цифровых устройствах.

Устройство ячейки флеш-памяти. Простейшей ячейкой флеш-памяти является структура металл-окисел-полупроводник или МОП-структура (рис. 5.11, а), содержащая:

  • • управляющий затвор (Control Gate), который выполняет свои обычные функции;
  • • плавающий затвор (Floating Gate), благодаря которому МОП-структура обладает способностью хранить двоичную информацию. Путем изменения его состояния кодируется 1 бит данных. Обычно наличие заряда на затворе соответствует логическому нулю, а его отсутствие – логической единице. В исходном состоянии плавающий затвор не имеет заряда.

Рассмотрим основные режимы работы ячейки флеш-па- мяти [19].

Программирование ячеек – это процесс введения электронов в область плавающего затвора путем подачи напряжения +Е, на управляющий затвор (рис. 5.12, а).

Физическая структура ячейки флэш-памяти (а) и ее условное обозначение (б)

Рис. 5.11. Физическая структура ячейки флэш-памяти (а) и ее условное обозначение (б)

Режимы программирования (а) и стирания (б)

Рис. 5.12. Режимы программирования (а) и стирания (б)

Режимы чтения при отсутствии (а) и наличии (б) заряда на плавающем затворе

Рис. 5.13. Режимы чтения при отсутствии (а) и наличии (б) заряда на плавающем затворе

Режим стирания. Снятие заряда с плавающего затвора, или стирание содержимого ячейки, производится туннелированием, при этом относительно стока подаются высокое положительное напряжение 2 на исток, а на управляющий затвор отрицательное напряжение –Е1. Электроны туннелируют на исток (рис. 5.12, б).

Режим чтения. В этом режиме на управляющий затвор и сток подается положительное напряжение, при этом в отсутствие заряда на плавающем затворе в подложке между истоком и стоком образуется "-канал и возникает ток (рис. 5.13, а); при наличии отрицательного заряда происходит блокировка канала и ток через транзистор не протекает (рис. 5.13, б).

 
< Пред   СОДЕРЖАНИЕ     След >