Организация обращения к памяти и устройствам ввода-вывода

Организация пространств памяти и ввода-вывода

С точки зрения программиста память можно представить как упорядоченный набор "-разрядных ячеек с произвольным доступом (линейная память). Если n = 8, память имеет байтовую организацию. Каждой ячейке памяти сопоставляется число (номер ячейки), называемое ее адресом. Последовательность адресов составляет целочисленный ряд от 0 до – 1, где т – разрядность адреса, определяемая числом линий адресной шины. Совокупность всех адресов образует адресное пространство памяти.

Подсистему ввода-вывода (ВВ) можно представить в виде пространства IOSEG (Input/Out Segment) и правил доступа к нему. Пространство IOSEG, как правило, представляется набором из п ячеек (портов), с произвольным доступом к каждой из них. Для большинства микропроцессорных систем разрядность портов составляет 8 или 16 бит. Подобно пространству памяти IOSEG линейно упорядочено. Каждый элемент IOSEG имеет свой адрес. Диапазон адресов зависит от числа т адресных разрядов и имеет пределы от 0 до – 1. Для адресации портов используется 8-разрядная шина данных, поэтому IOSEG организовано в виде 256 8-разрядных портов ВВ с линейно упорядоченными адресами от 0 до 255. Для рассматриваемого процессора в системе команд предусмотрено две команды

Организация обращения к памяти и внешним устройствам

Рис. 5.14. Организация обращения к памяти и внешним устройствам

обращения к портам: команда ввода IN и команда вывода OUT.

 
< Пред   СОДЕРЖАНИЕ     След >