Меню
Главная
Авторизация/Регистрация
 
Главная arrow Информатика arrow Информатика

Моделирование процессорного устройства для умножения двоичных чисел

В параграфе 4.4 рассмотрены общие принципы построения процессорных устройств, составлена логическая схема операционного автомата для умножения двоичных чисел (см. рис. 4.23), а также схемы управляющих автоматов со схемной (см. рис. 4.26 и 4.28) и программируемой (см. рис. 4.29, 4.33 и 4.34) логикой. Цель этого параграфа – средствами пакета программ Micro-Logic II построить отдельные узлы и процессорное устройство в целом, произвести проверку их работоспособности и выявить особенности функционирования. В параграфе 4.4 рассмотрено два алгоритма (см. рис. 4.25) процессорной реализации операции умножения. Для моделирования выбрано процессорное устройство с умножением по алгоритму 2.

Операционный автомат для умножения двоичных чисел

Схемные особенности операционного автомата

Схема операционного автомата (рис. 13.23, а) построена с помощью библиотечных элементов Micro-Logic II по принципам, изложенным в параграфе 4.1, и в отличие от схемы на рис. 4.23 содержит цепи тактирования (СИ) и пускового импульса (ПИ).

В состав операционного автомата входят:

  • регистры RG2 и RG3 для хранения частичных произведений, в качестве которых используются микросхемы четырехразрядного регистра К155ИР1 (библиотечные макроэлементы 95). Выход P4 младшего разряда регистра RG3 соединен с последовательным входом регистра RG2. Поэтому RG3 и RG2 образуют 8-разрядный сдвигающий регистр, с выходов P7,..., P0 которого снимаются частичные произведения и окончательный результат (произведение). На параллельные входы данных B3, B2, Bv B0 регистра RG2 подан множитель В = 0101. Младший разряд P0 регистра RG2 используется в качестве логического условия X1. Параллельные входы регистра RG3 подключены к выходам четырех логических элементов И. На последовательный вход RG3 подан 0;
  • вычитающий счетчик СТ, выполненный на микросхеме К155ИЕ 7 (библиотечный макроэлемент 193). На входы данных D3, D2, Dv D0 счетчика СТ подан операнд 0100 (число 4) для фиксации окончания операции умножения, на вход сброса R – уровень логического 0 (счетчик готов к работе). Для формирования логического условия X2 = 1 об окончания операции умножения (на выходах счетчика нулевые сигналы) используется элемент ЗИЛИ-НЕ;
  • сумматор SUM, собранный по последовательной схеме из четырех одноразрядных полных сумматоров (библиотечный макроэлемент SM SC). На входы Ay A2, Av A0 сумматора SUM подается множимое А = 0111. Четыре других входа сумматора соединены с выходами Pv P0, P5, P4 регистра RG3, а выходы сумматора – с входами логических элементов И;
  • логические элементы, предназначенные для обеспечения нормальной работы операционного автомата;
  • генераторы сигналов D0i – D05 для формирования пускового импульса (ПИ), синхроимпульсов (СИ) и последовательности микрокоманд У,, Y2, F3, требуемой для перемножения двоичных четырехразрядных чисел 0111 и 0101.

Схема операционного автомата для умножения двоичных чисел (а) и временные диаграммы, поясняющие принцип его работы (б)

Рис. 13.23. Схема операционного автомата для умножения двоичных чисел (а) и временные диаграммы, поясняющие принцип его работы (б)

Регистр RGi (см. рис. 4.22), в котором постоянно хранится множимое А = A3A2AiA0= 0111, в приведенную на рис. 13.23, а схему не включен, так как разряды A3 = 0, A2=I1A1 = IjA0 = I множимого непосредственно подаются на входы сумматора SUM.

Таким образом, на входы A3, A2, A1, A0 сумматора подается множимое А = 0111; на параллельные входы данных B3, BvBi, B0 регистра RG2 – операнд В = 0101, а на последовательный вход – логический 0; на входы данных D3, D2, Dv D0 счетчика СТ – операнд 0100 (число 4), на вход сброса R – логический 0.

 
Если Вы заметили ошибку в тексте выделите слово и нажмите Shift + Enter
< Предыдущая   СОДЕРЖАНИЕ   Следующая >
 

Популярные страницы